CMOSリセットIC

BD48XXG/FVE BD49XXG/FVE

ロームのBD48XXG/FVE,BD49XXG/FVEシリーズは、CMOSプロセスを採用した高精度、低消費電流のRESET IC シリーズです。アプリケーションに合わせて選択いただけるようNchオープンドレイン出力のBD48XXG/FVEシリーズとCMOS出力の BD49XXG/FVEシリーズ を、 $2.3V \sim 6.0V$ までの0.1Vステップで各38種、パッケージ毎では合計152タイプをラインアップいたしました。

用途

マイコン、ロジックを使用する全ての電子機器

特長

- 1)検出電圧は、0.1Vステップで2.3~6.0V(Typ.)をラインアップ
- 2) 高精度検出電圧 ±1.5% 保証 (実力±1%)
- 3) 超低消費電流 0.8µA typ. (OFF時回路電流)
- 4) Nchオープンドレイン出力(BD48XXG/FVEシリーズ), CMOS出力(BD49XXG/FVEシリーズ)
- 5) 小型面実装パッケージVSOF5(EMP5): BD48XXFVE/BD49XXFVE SSOP5(SMP5C2): BD48XXG/BD49XXG

セレクションガイド

BD4XXXXシリーズは、検出電圧、出力回路形式(P3 ブロック図参照)、及びパッケージ(P14 外形寸法図参照)を用途に応じて選択いただけます。デバイスの型名は各仕様により下記のようになります。

型番	仕様	内容
	出力回路方式	8 : オープンドレイン出力 9 : CMOS出力
	検出電圧	例:Vs : 2.3V~6.0V範囲で0.1Vstepで表示 (2.9Vの場合は29と表示)
	パッケージ	G : SSOP5(SMP5C2) FVE : VSOF5(EMP5)







シリーズ一覧

検出電圧	Nchオープンドレイン出力	CMOS出力	検出電	连Vs(V)Ta=	=25	ヒステリシス	パッケージ
Vs	(BD48XXG/FVE)	(BD49XXG/FVE)	Min.	Тур.	Max.	電圧(V,Typ.)	ハッケーク
6.0V	BD4860G/FVE	BD4960G/FVE	5.910	6.000	6.090		SSOP5(SMP5C2)/VSOF5(EMP5)
5.9V	BD4859G/FVE	BD4959G/FVE	5.812	5.900	5.989	1	SSOP5(SMP5C2)/VSOF5(EMP5)
5.8V	BD4858G/FVE	BD4958G/FVE	5.713	5.800	5.887		SSOP5(SMP5C2)/VSOF5(EMP5)
5.7V	BD4857G/FVE	BD4957G/FVE	5.615	5.700	5.786		SSOP5(SMP5C2)/VSOF5(EMP5)
5.6V	BD4856G/FVE	BD4956G/FVE	5.516	5.600	5.684	1	SSOP5(SMP5C2)/VSOF5(EMP5)
5.5V	BD4855G/FVE	BD4955G/FVE	5.418	5.500	5.583		SSOP5(SMP5C2)/VSOF5(EMP5)
5.4V	BD4854G/FVE	BD4954G/FVE	5.319	5.400	5.481		SSOP5(SMP5C2)/VSOF5(EMP5)
5.3V	BD4853G/FVE	BD4953G/FVE	5.221	5.300	5.380		SSOP5(SMP5C2)/VSOF5(EMP5)
5.2V	BD4852G/FVE	BD4952G/FVE	5.122	5.200	5.278	1	SSOP5(SMP5C2)/VSOF5(EMP5)
5.1V	BD4851G/FVE	BD4951G/FVE	5.024	5.100	5.177	1	SSOP5(SMP5C2)/VSOF5(EMP5)
5.0V	BD4850G/FVE	BD4950G/FVE	4.925	5.000	5.075	1	SSOP5(SMP5C2)/VSOF5(EMP5)
4.9V	BD4849G/FVE	BD4949G/FVE	4.827	4.900	4.974		SSOP5(SMP5C2)/VSOF5(EMP5)
4.8V	BD4848G/FVE	BD4948G/FVE	4.728	4.800	4.872	1	SSOP5(SMP5C2)/VSOF5(EMP5)
4.7V	BD4847G/FVE	BD4947G/FVE	4.630	4.700	4.771	1	SSOP5(SMP5C2)/VSOF5(EMP5)
4.6V	BD4846G/FVE	BD4946G/FVE	4.531	4.600	4.669		SSOP5(SMP5C2)/VSOF5(EMP5)
4.5V	BD4845G/FVE	BD4945G/FVE	4.433	4.500	4.568		SSOP5(SMP5C2)/VSOF5(EMP5)
4.4V	BD4844G/FVE	BD4944G/FVE	4.334	4.400	4.466		SSOP5(SMP5C2)/VSOF5(EMP5)
4.3V	BD4843G/FVE	BD4943G/FVE	4.236	4.300	4.365		SSOP5(SMP5C2)/VSOF5(EMP5)
4.2V	BD4842G/FVE	BD4942G/FVE	4.137	4.200	4.263	Vs X 0.05	SSOP5(SMP5C2)/VSOF5(EMP5)
4.1V	BD4841G/FVE	BD4941G/FVE	4.039	4.100	4.162	VS X 0.05	SSOP5(SMP5C2)/VSOF5(EMP5)
4.0V	BD4840G/FVE	BD4940G/FVE	3.940	4.000	4.060		SSOP5(SMP5C2)/VSOF5(EMP5)
3.9V	BD4839G/FVE	BD4939G/FVE	3.842	3.900	3.959		SSOP5(SMP5C2)/VSOF5(EMP5)
3.8V	BD4838G/FVE	BD4938G/FVE	3.743	3.800	3.857		SSOP5(SMP5C2)/VSOF5(EMP5)
3.7V	BD4837G/FVE	BD4937G/FVE	3.645	3.700	3.756		SSOP5(SMP5C2)/VSOF5(EMP5)
3.6V	BD4836G/FVE	BD4936G/FVE	3.546	3.600	3.654		SSOP5(SMP5C2)/VSOF5(EMP5)
3.5V	BD4835G/FVE	BD4935G/FVE	3.448	3.500	3.553		SSOP5(SMP5C2)/VSOF5(EMP5)
3.4V	BD4834G/FVE	BD4934G/FVE	3.349	3.400	3.451		SSOP5(SMP5C2)/VSOF5(EMP5)
3.3V	BD4833G/FVE	BD4933G/FVE	3.251	3.300	3.350		SSOP5(SMP5C2)/VSOF5(EMP5)
3.2V	BD4832G/FVE	BD4932G/FVE	3.152	3.200	3.248		SSOP5(SMP5C2)/VSOF5(EMP5)
3.1V	BD4831G/FVE	BD4931G/FVE	3.054	3.100	3.147		SSOP5(SMP5C2)/VSOF5(EMP5)
3.0V	BD4830G/FVE	BD4930G/FVE	2.955	3.000	3.045		SSOP5(SMP5C2)/VSOF5(EMP5)
2.9V	BD4829G/FVE	BD4929G/FVE	2.857	2.900	2.944]	SSOP5(SMP5C2)/VSOF5(EMP5)
2.8V	BD4828G/FVE	BD4928G/FVE	2.758	2.800	2.842]	SSOP5(SMP5C2)/VSOF5(EMP5)
2.7V	BD4827G/FVE	BD4927G/FVE	2.660	2.700	2.741]	SSOP5(SMP5C2)/VSOF5(EMP5)
2.6V	BD4826G/FVE	BD4926G/FVE	2.561	2.600	2.639]	SSOP5(SMP5C2)/VSOF5(EMP5)
2.5V	BD4825G/FVE	BD4925G/FVE	2.463	2.500	2.538]	SSOP5(SMP5C2)/VSOF5(EMP5)
2.4V	BD4824G/FVE	BD4924G/FVE	2.364	2.400	2.436]	SSOP5(SMP5C2)/VSOF5(EMP5)
2.3V	BD4823G/FVE	BD4923G/FVE	2.266	2.300	2.335		SSOP5(SMP5C2)/VSOF5(EMP5)

ピン配置

・ご使用のパッケージによりピン配置はFig.1,Fig.2の様に異なります。置き換え設計の際にはご確認ください。 (外形寸法図の詳細はP14に示します。)







(注) SUB端子はGND端子と接続してください。

ブロック図

オープンドレイン出力タイプのBD48XXG/FVE(Fig.3)とCMOS出力タイプのBD49XXG/FVE(Fig.4)の2タイプあり ます。

BD48XXG/FVE:オープンドレイン出力





絶対最大定格(Ta=25°C)

製品の機能低下、破壊を防止し、寿命・信頼性を保証するために、いかなる場合においても、また瞬時たりとも 絶対最大定格値を越えないように設計・評価を行ってください。

Parameter		Symbol	Limits	Unit
電源電圧		VDD – GND	- 0.3 ~ + 10	V
出力電圧	Nch オープンドレイン出力	Vout	GND - 0.3 ~ + 10	V
山山川電圧	CMOS出力	V001	GND - 0.3 ~ VDD + 0.3	V
許容損失	SSOP5(SMP5C2) *1	Pd	150	mW
許容損失 VSOF5(EMP5) *2		Pd	100	mW
動作温度		Topr	- 40 ~ + 85	°C
保存周囲温	保存周囲温度		− 55 ~ + 125	°C

^{*1} Ta=25°C以上で使用する場合は、1°Cにつき1.5mWを減じる。 *2 Ta=25°C以上で使用する場合は、1°Cにつき1.0mWを減じる。

電源電圧について

VDD-GND間印加電圧です。この電圧範囲内で使用してください。

・出力電圧について

Vout端子電圧はこの電圧範囲で使用してください。

Nchオープンドレイン出力タイプでは、VDD印加電圧とVOUT端子H出力電圧を分けて使用することが 出来ますが、どちらもそれぞれの電圧範囲内で使用してください。

・動作温度について

ICの回路機能を保証する温度範囲です。ただし、Ta=25 での諸電気的特性の全てを保証するものでは ありません。動作温度範囲内での回路機能の保証の程度について疑問な点がありましたら当社技術担当 に前もってご相談ください。

・保存周囲温度について

ICの特性機能を劣化させることなく保存できる温度範囲です。しかしこの範囲内であっても急激な温度 変化はICの特性機能の劣化につながりますので、特に注意してください。



^{*3} 単体時。

許容損失

本ICの消費電力について

ON時/OFF時の回路電流は微少な値となります。また、出力段での消費電力はVouT端子に接続される負荷により異なります。Total消費電力が動作温度範囲内のすべてにおいて許容損失内に収まるようにしてお使いください。以下にSSOP5(SMP5C2)パッケージのBD48XXG/BD49XXG(Fig.5)とVSOF5(EMP5)パッケージのBD48XXFVE/BD49XXFVE(Fig.6)の許容損失をそれぞれ示します。






Fig.5 熱軽減曲線

VSOF5(EMP5)パッケージ




Fig.6 熱軽減曲線

周囲温度(Ta)=25 以上でご使用になる場合は、ご使用パッケージそれぞれの熱軽減特性を参考にしてください。 Fig.5,6共にIC単体時の特性です。

電気的特性 / Electrical characteristics (特に指定のない限りTa=-25°C~85°C)

Parameter	Symbol	Min.	Тур.	Max.	Unit	Condi	itions	参考データ	
検出電圧温度係数	Vs/T	_	±100	±360	ppm/°C			Fig.33	
ヒステリシス電圧	Vs	Vs × 0.03	Vs × 0.05	Vs x 0.08	V	RL=470k, VDD=L	H L	Fig.31	
"H"伝達遅延時間	TPLH	_	_	100	μs	CL=100pF, RL=100 Vouт=GND 50%		Fig.12,13 15,17	
		_	0.51	1.53			Vs=2.3~3.1V		
ON時回路電流	ICC1	_	0.56	1.68		VDD=Vs-0.2V	Vs=3.2~4.2V		
ON時凹陷电池	ICC1	_	0.60	1.80	μΑ	VDD=VS-0.2V	Vs=4.3~5.2V		
		_	0.66	1.98		*1	Vs=5.3~6.0V	Fig.28	
	ICC2	_	0.75	2.25	μA	VDD=Vs+2V	Vs=2.3~3.1V		
OFF時回路電流		_	0.80	2.40			Vs=3.2~4.2V		
		_	0.85	2.55	μΛ	VDD=V3+2V	Vs=4.3~5.2V		
		_	0.90	2.70		*1	Vs=5.3~6.0V		
動作限界電圧	Vopl	0.95	_	_	V	RL=470k, Vol 0.	4V *1	Fig.31	
"L"出力電流	lol	0.4	1	_	mA	VDS=0.5V, VDD=1.	2V	Fig.29	
L田刀电洲	IOL	2.0	4	_	ША	VDS=0.5V, VDD=2.	VDS=0.5V, VDD=2.4V (VS 2.7V)		
"H"出力電流		0.7	1.4	_		VDS=0.5V, VDD=4.	8V Vs=2.3~4.2V		
	Іон	0.9	1.8	_	mΑ	VDS=0.5V, VDD=6.	0V Vs=4.3~5.2V	Fig.30	
		1.1	2.2	_		VDS=0.5V, VDD=8.0V VS=5.3~6.0V		_	
出力リーク電流	lleak	_		0.1	μΑ	VDD=VDS=10V *	1	Fig.32	

^{*1} Ta=25°Cの保証になります。

VDDがこの電圧以下の時はVout出力は不定になります。オープン、H、Lのいずれかになります。

注) ヒステリシス電圧=(リセット解除電圧)-(リセット検出電圧) [V]

用語説明

・検出電圧(Vs) : 検出電圧とは、出力(Vout)が "H"から "L"に切り換わるVDD電圧を示します。 ・解除電圧(Vs+ Vs):解除電圧とは、出力(Vout)が "L"から "H"に切り換わるVDD電圧を示します。

・ヒステリシス電圧 :検出電圧と解除電圧との差をヒステリシス電圧といいます。ヒステリシス電圧をもたせ

ることにより、VDDにノイズ等(ヒステリシス電圧内)がある場合の誤動作を防止できます。

^{*2} TPLH: VDD=(Vs typ.-0.5V) (Vs typ.+0.5V).

注) CMOS出力品はRLが不要です。

注)動作限界電圧について

動作説明

例)オープンドレインタイプ(Fig.7)とCMOS出力タイプ(Fig.8)共に、検出電圧および解除電圧をスレッショルド電圧とし、VDD pinに印加された電圧が各々のスレッショルド電圧に達した時、VOUT端子電圧は"H" "L"また"L" "H"に切り換わります。BD48XXG/FVEシリーズでは出力形式がオープンドレイン方式であるためプルアップ抵抗をVDDまたは他の電源との間に接続してください。(この場合の出力(VOUT)H電圧はVDDもしくは他の電源電圧になります。)




Fig.7(BD48XXタイプ 内部ブロック図)




Fig.8(BD49XXタイプ 内部ブロック図)

・VDDをSWEEP DOWNした場合

VDDが解除電圧(VS+ VS)以上の時、出力VOUTは"H"の状態です(出力NchトランジスタQ1はOFF、出力PchトランジスタQ2がON)。その状態からVDDを除々に下げていくと検出電圧(VS)で出力(VOUT)は"L"に切り換わります(出力NchトランジスタQ1がON、出力PchトランジスタQ2がOFF)。

・VDDをSWEEP UPした場合

VDDが検出電圧(Vs)以下の時、出力(VOUT)は "L"の状態です(出力NchトランジスタQ1がON、出力PchトランジスタQ2がOFF)。その状態からVDDを除々に上げていくと、解除電圧(Vs+ Vs)で出力VOUTは "H"に切り換わります(出力NchトランジスタQ1はOFF、出力PchトランジスタQ2がOFF)。

- ・解除電圧は検出電圧×(1.05 Typ.)になるようヒステリシスをもたしております。
- ・VDDが動作限界電圧以下になると出力は不定になります。

タイミング波形

例)入力電源電圧VDDをSWEEP UPおよびSWEEP DOWNさせた時の入力電圧VDDと出力電圧VOUTの関係は以下のようになります。(回路は上記Fig.7,8です。)




Fig.9

電源投入時、VDDが動作限界電圧(VOPL)以下の時は出力は不定です。


VDDがVOPL以上でリセット解除電圧(VS+ VS)以下では VOUT=Lです。

リセット解除電圧(VS+ VS)以上になると、遅延時間TPLH遅れて VOUT=Hになります。参考波形をFig.15,17に示します。 電源立ち下がり時や電源瞬断時においてVDDが検出電圧(VS)以下になると遅延時間TPHL遅れてVOUT=Lになります。

参考波形をFig.16,18に示します。検出電圧と解除電圧との電位差をヒステリシス幅(Vs)といいます。このヒステリシス幅以内の電源変動では出力がばたつかず、ノイズによる誤動作を防止出来るよう設計されております。

応用回路例

1)通常の電源検出リセットとしての応用回路例を以下に示します。



BD48XXG/FVEシリーズ(出力段がオープンドレイン)とBD49XXG/FVE シリーズ(出力段がCMOSタイプ)では 出力端子の形式が異なります。使用方法の一例を次に示します。

- ・マイコンの電源VDD2とリセット検出用電源VDD1が異なる場合:
 Fig.10のようにオープンドレイン出力タイプ(BD48XXG/FVEシリーズ)の出力に負荷抵抗RLをVDD2側につけてお使いください。
- ・マイコンの電源とリセット電源が同一(VDD1)の場合: CMOS出力タイプ(BD49XXG/FVEシリーズ)でFig.11のようにお使いください。もしくは、オープンドレイン 出力タイプ(BD48XXG/FVEシリーズ)でRLをVDD1側に接続してもお使いいただけます。

Vout端子(マイコンのリセット信号入力端子)にノイズ除去用および出力遅延時間設定用のコンデンサCLを接続する場合は、Vout端子の立ち上がり時、および立ち下がり時にVout端子の波形がなまりますので、問題がないか確認のうえ使用してください。(遅延時間の規定についてはFig.14をご参照ください。)




Fig.14 遅延時間入出力条件



・参考実測データ




Fig.15 BD4845G TPLH出力波形




Fig.16 BD4845G TPHL出力波形




Fig.17 BD4945G TPLH出力波形






Fig.18 BD4945G TPHL出力波形


参考データ:BD4845G 実測データ RL=100k CL=100pF



参考データ: BD4945G 実測データ CL=100pF




2)2種類の検出電圧のOR接続でマイコンをリセットする場合の応用回路例を以下に示します。



システムの電源が多数あり、それぞれの独立した電源VDD1,VDD2を監視してマイコンをリセットする必要がある場合、オープンドレイン出力タイプのBD48XXG/FVEシリーズをFig.19のようにOR接続して任意の電圧(VDD3)にプルアップすることにより出力H電圧をマイコン電源VDD3に合わせたアプリケーションが可能です。

3)パワーオンリセットとして使用する場合の応用回路例を以下に示します。(ただし、BD48XXG/FVEシリーズのみ使用可能です。)



マイコンのパワーオンリセットに関して、電源電圧が保証範囲より低い時にはリセットをかけてプログラムの 暴走やメモリ・レジスタの更新などが行われないようにする必要があります。

Fig.20にBD48XXG/FVEシリーズ(Nchオープンドレイン)を使用して作成したパワーオンリセット回路例を示します。RESET ICのVDD端子に接続されるC,Rにより、VDD端子に入力される信号をなまらせ、時定数を持った入力信号を作成します。また、VDD端子ーVDD間に接続されているDiは入力電源を立ち下げた時、コンデンサにチャージされていた電荷をディスチャージするバイパス経路となります。Rの抵抗値はBD48XXG/FVEに流れる回路電流による誤動作(出力が発振状態になる等)をしないよう、下記に示す条件を満たす範囲のRの値に設定してください。

ヒステリシス幅 > R × { (ON時回路電流) - (OFF時回路電流)}

に設定してください。また、BD49XXG/FVE(出力段:CMOS出力)は上記パワーオンリセットには誤動作(出力が発振状態になる等)をおこす可能性があるので使用しないでください。CMOS出力の場合検出時に貫通電流が流れ、その電流により上記誤動作をおこす可能性があります。(貫通電流とは出力段が"H" "L"に切り換わる時、瞬時的に電源VDDからGNDに流れる電流のことです。)




Fig.21 CMOS出力回路





Fig.22 消費電流 対 電源電圧

リセット伝達遅延時間の設定

VouT端子に接続するRL,CLによりVDD立ち上げ時、および立ち下げ時の遅延時間を設定することが出来ます。

・VDD立ち上げ時遅延時間 TPLH: VDDが立ち上がり、解除電圧(VS+ VS)を越えてから、VOUTが1/2VDDの電圧になるまでの時間(P7参照)。IC内部伝達遅延時間TDと外付けRL,CLによって設定される時間との合計になります。






Fig.24 RESET端子電圧


仮にRESET端子のしきい値電圧をVDDの1/2とした場合、VDD立ち上げ時、遅延時間TPLHは次式で表されます。 TPLH=0.69 x CL x RL+TD


TD=BD48XXの内部回路遅延:約35µs(typ.) VDD=(VDET - 0.5V) (VDET+0.5V)

CL: VOUT端子-GND間外付けコンデンサ容量

RL: VouT端子-電源間外付け抵抗値

・VDD立ち下げ時遅延時間 TPHL: VDDが立ち下がり、検出電圧(Vs)を横切ってからVOUTが1/2VDDになるまでの時間(P7参照)。IC内部伝達遅延時間と外付けCL,RLによって設定される時間との合計になります。





TPHL=A+B

A = 約70µs(Typ.): BD48XXXのIC内部伝達遅延時間

 $B = \frac{CL \times VS}{IOL}$: 外付けCL,RLによる遅延時間

CL: VOUT端子-GND間外付けコンデンサ容量


Vs:検出電圧


IOL: BD48XXの "L"出力電流 (検出電圧により異なりますので実機にて 確認の程よろしくお願いします。 参考値:VS=2.4V,VDD=2.4V時 約8mA:typ.値)

Fig.26 RESET端子電圧

Fig.27 遅延時間入出力条件

特性データ(参考データ)








Fig.33 検出電圧(Vs) 解除電圧(Vs+ Vs)




Fig.34 ON時回路電流(Vs-0.2V)




Fig.35 OFF時回路電流(Vs+0.2V)




Fig.36 出力リーク電流




Fig.37 動作限界電圧

包装仕様




Fig.38

パッケージ SSOP5(SMP5C2)

(mm)

記号	Α	В	D0	D1	Е	F	P0	P1
寸法	3.2 ± 0.1	3.1 ± 0.1	1.5 ^{+0.1}	1.1 ± 0.1	1.75 ± 0.1	3.5 ± 0.05	4.0 ± 0.1	4.0 ± 0.1


記号	P2	t	К	W
寸法	2.0 ± 0.05	0.3 ± 0.05	1.3 ± 0.1	8.0 ± 0.2

パッケージ VSOF5(EMP5)

(mm)

記号	Α	В	D0	D1	Е	F	P0	P1
寸法	1.83 ± 0.1	1.83 ± 0.1	1.5 ^{+0.1} -0	0.5 ± 0.1	1.75 ± 0.1	3.5 ± 0.05	4.0 ± 0.1	4.0 ± 0.1


記号	P2	t	K	W
寸法	2.0 ± 0.05	0.25 ± 0.05	0.75 ± 0.1	8.0 ± 0.2



								(mm)
記号	Α	В	С	D	E	W	t	TMax.
寸法	180 Max.	60 ± 2.0	13.0 ± 0.5	20.2 Min.	1.5 Min.	9.0 ± 0.3	ラベル側(1.0) 裏側(1.2)	17.4

3)基準包装数量とICの方向


基準包装数量は3,000pcs/リールです。ご発注の際は基準包装数量の倍数でお願いします。ICの方向はTR方向(下図)です。



推奨実装条件

- ・SSOP5(SMP5C2)パッケージはリフロー法、フローはんだ法のどちらの実装方法にも対応しております。
- ・VSOF5(EMP5)パッケージはリフロー法による実装方法に対応しております。 実装条件を以下に示します。

1)リフロー法



リフロー回数は2回までとしてください。

Fig.41


2)フローはんだ法

	条	件
处理工框	温度	時間
予熱部	150 ± 10	60 ~ 120s
半田槽	Max. 260	Max. 10s

3)製品保管条件

製品は5~30 、相対温度70%RH以下の環境で保管願います。

外形寸法図





参考ランドパターン

VSOF5(EMP5)




Fig.42




Fig.43


			里加:mm
リードピッチ	リードピッチ	ランド長	ランド幅
е	e1	J 2	b2
0.50	1.35	0.35	0.25

			単位:mm
リードピッチ	リードピッチ	ランド長	ランド幅
е	e1	l 2	b2
0.95	2.40	1.00	0.60

実際の設計に当たっては、実装密度、実装性、寸法公差等を考慮し最適化を図ってください。

機種名とサンプルの標印について


BD48XXXシリーズ、BD49XXXシリーズは、検出電圧値、出力回路形式、パッケージをアプリケーションにあった 最適なかたちで選択いただけます。



型番	仕様	内容				
	出力回路方式	8 : オープンドレイン出力 9 : CMOS出力				
	検出電圧	例:Vs : 2.3V ~ 6.0V範囲で0.1Vstepで表示 (2.9Vの場合は29と表示)				
	パッケージ	G : SSOP5(SMP5C2) FVE : VSOF5(EMP5)				

標印	電圧値	機種名									
EW	6.0V	BD4860	EB	4.1V	BD4841	GW	6.0V	BD4960	GB	4.1V	BD4941
EV	5.9V	BD4859	EA	4.0V	BD4840	GV	5.9V	BD4959	GA	4.0V	BD4940
EU	5.8V	BD4858	DV	3.9V	BD4839	GU	5.8V	BD4958	FV	3.9V	BD4939
ET	5.7V	BD4857	DU	3.8V	BD4838	GT	5.7V	BD4957	FU	3.8V	BD4938
ES	5.6V	BD4856	DT	3.7V	BD4837	GS	5.6V	BD4956	FT	3.7V	BD4937
ER	5.5V	BD4855	DS	3.6V	BD4836	GR	5.5V	BD4955	FS	3.6V	BD4936
EQ	5.4V	BD4854	DR	3.5V	BD4835	GQ	5.4V	BD4954	FR	3.5V	BD4935
EP	5.3V	BD4853	DQ	3.4V	BD4834	GP	5.3V	BD4953	FQ	3.4V	BD4934
EN	5.2V	BD4852	DP	3.3V	BD4833	GN	5.2V	BD4952	FP	3.3V	BD4933
EM	5.1V	BD4851	DN	3.2V	BD4832	GM	5.1V	BD4951	FN	3.2V	BD4932
EL	5.0V	BD4850	DM	3.1V	BD4831	GL	5.0V	BD4950	FM	3.1V	BD4931
EK	4.9V	BD4849	DL	3.0V	BD4830	GK	4.9V	BD4949	FL	3.0V	BD4930
EJ	4.8V	BD4848	DK	2.9V	BD4829	GJ	4.8V	BD4948	FK	2.9V	BD4929
EH	4.7V	BD4847	DJ	2.8V	BD4828	GH	4.7V	BD4947	FJ	2.8V	BD4928
EG	4.6V	BD4846	DH	2.7V	BD4827	GG	4.6V	BD4946	FH	2.7V	BD4927
EF	4.5V	BD4845	DG	2.6V	BD4826	GF	4.5V	BD4945	FG	2.6V	BD4926
EE	4.4V	BD4844	DF	2.5V	BD4825	GE	4.4V	BD4944	FF	2.5V	BD4925
ED	4.3V	BD4843	DE	2.4V	BD4824	GD	4.3V	BD4943	FE	2.4V	BD4924
EC	4.2V	BD4842	DD	2.3V	BD4823	GC	4.2V	BD4942	FD	2.3V	BD4923

 $BD48 \times \times G/BD49 \times \times G : SSOP5(SMP5C2)$



 $BD48 \times \times FVE/BD49 \times \times FVE : VSOF5(EMP5)$

